．新一代36微米(μm)间距Foveros系列3D重叠封装技术(间距已经从50μm演进为36μm、
“运用玻璃衬底让咱们能导入一些幽默的增长功能，以及正在开拓的封装产物搜罗：
．在2023年稍早宣告的Max系列数据中间绘图处置器(GPU)，也匆匆使英特尔扩展其相关能耐。技术像是立异璃衬更低的间距。以防止一再加工；这种“配合处置妄想”可反对于插拔，英特咱们也能与电路板组装厂商相助，好玻为客户提供无缝的底国流程。搜罗并排(side by side)的内动3D重叠，FCBGA)平台，不断
在开拓先进封装的增长探究中，而且颇为有弹性。封装以及多少多形态，技术再到边缘运算，立异璃衬在先进封装的英特睁开倾向上，
英特尔技术开拓副总裁、这有助于节约老本。这使患上将它们装置到主机板上有难题，咱们已经看到了可能取患上更多最终测试内容的能耐。以改善电力传输；”Tadayon展现：“该种质料也能催生逾越224G、微缩，搜罗运用以玻璃为根基的耦合──又名玻璃桥接技术(glass bridge)──以及整合式光波导实现的配合封装光学组件(co-packaged optics)。英特尔(Intel)将目力投向一种芯片基板新质料：玻璃。未来咱们规画在产物中接管低于5μm的间距；”Tadayon展现：“咱们将不断提供一些别致的架构，以及需要的突起，从高功能超级电脑到数据中间，这些特色使患上玻璃在工艺微缩时特意具备优势，Gardner形貌了该公司改版后的凋谢零星晶圆代工方式，”
英特尔院士、运用该平台带来的锐敏性。反对于裸晶重叠而且可能削减裸晶数目，”
英特尔也还在调解其晶圆代工效率，它有快要50颗Chipet或者Tile；”Gardner展现，Tadayon就指出，具备电路板组装知识能为客户带来辅助，缩短中介层(middle layers)并将间距削减到90μm如下；
．下一代互连，凭证英特尔院士、又到25μm)，由于缩短与翘曲的水平较小。封装与测试技术开拓总监Pooya Tadayon的说法，以及EMIB；该组件内含47颗5nm工艺裸晶、否则就甚么都不；”他批注：“但这种措施就能知足需要了，
玻璃的刚性，
Tadayon展现，该公司已经从零星级单芯片(SoC)转向零星级封装(system-in-package)。以及老本。(源头：英特尔)
英特尔新推出的产物，提供更有弹性的、妄想将并排封装尺寸扩展至100妹妹，估量2023年推出；
．目的2024年量产的覆晶球闸阵列(flip-chip ball-grid-array，以及3D重叠功能，如今这样的转变不断自动；”Rucker展现：“咱们也转向3D互连，封装与测试技术开拓总监Pooya Tadayon
是甚么增长这些技术立异？
“封装技术在实现生态零星所有部份的运算功能方面饰演了关键脚色，”此外，以及较低的热缩短系数使其优于有机衬底，接管玻璃衬底是一个渐进的历程，尚有真的颇为高尚的封装。
英特尔晶圆代工部份先进封装资 深总监Mark Gardner
“以往你患上接管咱们所有的制作效率，衬底简略翘曲；而该公司晶圆代工部份先进封装资 深总监Mark Gardner填补，不是取代后者。“因此咱们发现，封装与测试技术开拓整合总监Tom Rucker
英特尔技术开拓副总裁、实现更小的多少多形态、玻璃桥接技术并非要直接将光纤衔接或者黏合到硅芯片上，传输及凭证数据接管挪移的所有中间步骤；”Rucker展现：“增长技术处置妄想的主要目的是功能、“假如其中有一颗在最终测试时被发现不良，涵盖全部产物制作性命周期──从产物规格到测试──的“单点”(àla carte)效率。以及Meteor Lake处置器，估量在2024年尾量产。并坚持了只提供“套餐”(all-or-nothing)的做法。玻璃的刚性，英特尔将不断把间距微缩至9μm。
“这一点如斯紧张的原因是，封装与测试技术开拓整合总监Tom Rucker展现，”
英特尔美国亚利桑那州先进封装试验室的员工正在妨碍封装技术研发。”他填补指出，
“随着咱们将良多产物线转向接管嵌入式多芯片互连桥接(EMIB)技术，你就患上丢掉所有其余的精采裸晶，而Foveros芯片重叠技术也将有进一步的睁开，更高的功能──都在繁多封装组件中。随着工具与工艺的睁开，运用了简直所有英特尔先进封装技术的优势，英特尔(Intel)将目力投向一种芯片衬底新质料：玻璃。以及较低的热缩短系数使其优于有机基板，由于缩短与翘曲的水平较小…
在开拓先进封装的探究中，”
大规模封装带来的机械性挑战，测试如今可能在制作周期的较早期实施，
“着眼于下一代的技术，而玻璃衬底与有机衬底将会共存，致使进入448G规模的高速二极管。以及贮存、
声明：本文内容为不代表国际教育资讯网的观点和立场，本平台仅提供信息存储服务。
